Digital Centric Multi-Gigabit SerDes Design and Verification

Markus Roman Müller
2018
Weiterhin wird der Entwurfsraum aktueller serieller Hochgeschwindigkeitsverbindungen analysiert und eine Architektur vorgeschlagen, in der die Komplexität in digitale Schaltungen verlagert ist, um ein robustes, zu anderen Fertigungsprozessen portierbares und mit Fortschritten in der Technologie skalierendes Design zu erhalten. Der digitale Phasenregelkreis und die Taktrückgewinnung, die entwickelt wurden, werden im Detail beschrieben.
doi:10.11588/heidok.00023972 fatcat:qirrggdrvrgibkvkvznx5vmzpi