FPGA logic element for implementation of disjunctive normal form

A.V. Grekov, S.F. Tyurin
2017 Izvestiâ vysših učebnyh zavedenij Priborostroenie  
Логический элемент программируемых логических интегральных схем типа FPGA называется в англоязычных работах LUT (Look Up Table) , что переводится как "просмотровая таблица", т.е. по существу таблица истинности некоторой логической функции, основанная на совершенных дизъюнктивных нормальных формах представления логических функций. Это требует значительных аппаратных затрат, в отличие от дизъюнктивной нормальной формы (ДНФ), используемой с 1970-х гг. в программируемых логических матрицах (ПЛМ). В
more » ... х матрицах (ПЛМ). В то же время большая часть реализуемых логических функций имеет число конъюнкций k много меньшее, чем общее число наборов n двоичных переменных. Для программирования ПЛМ необходимы специальные программаторы, тогда как конфигурация постоянного запоминающего устройства (ПЗУ) загружается в оперативные запоминающие устройства. Предложен логический элемент ДНФ-ПЗУ, реализующий систему функций в ДНФ, такой подход существенно снижает аппаратные затраты на реализацию логики программируемых логических интегральных схем при неухудшении быстродействия. Проанализирована сложность предлагаемого технического решения, приведены результаты функционального моделирования. Ключевые слова: логический элемент, ПЛИС типа FPGA, Look Up Table, дизъюнктивная нормальная форма, транзистор Введение. Логические функции в программируемых логических интегральных схемах (ПЛИС) типа FPGA (field-programmable gate array) [1, 2] вычисляются на основе совершенной дизъюнктивной нормальной формы (ДНФ). При этом используются постоянные запоминающие устройства (ПЗУ), называемые также Look Up Table ( LUT), реализованные на мультиплексоре, входы данных которого настраиваются константами-значениями из таблиц истинности. Оптимально по быстродействию и сложности представления типовых логических функций использовать ПЗУ на четыре переменных (4-ПЗУ) [1, 2] . Такое ПЗУ для входных переменных х 4 , х 3 , х 2 , х 1 приведено на рис. 1, оно описывается выражением с шестнадцатью битами настройки:
doi:10.17586/0021-3454-2017-60-6-513-518 fatcat:ezpnpulszjeejn3a2o7332zy3q