Implementation for Hardware IP of Real-time Face Detection System
실시간 얼굴 검출 시스템의 하드웨어 IP 구현

Jun-Young Jang, Ji-Hong Yook, Ho-Sang Jo, Bong-Soon Kang
2011 The Journal of the Korean Institute of Information and Communication Engineering  
본 논문은 고속화, 소형화 및 저전력을 요구하는 모바일 기기 및 디지털 카메라에 알맞은 실시간 얼굴 검출 하드 웨어 IP(Intellectual Property)를 제안한다. 제안한 얼굴 검출 시스템은 검출 성능의 주요 원인인 조명 변화나 얼굴 크 기, 다양한 얼굴 각도에 강인한 얼굴 검출을 수행한다. 입력 영상에 대해 조명 변화에 강인한 특성을 가지는 LBP(Local Binary Pattern) 변환을 거치고 Adaboost 알고리즘을 이용하여 다양한 얼굴 각도에 대해 미리 학습시킨 얼 굴 특징 정보를 바탕으로 얼굴을 검출한다. 입력 영상 QVGA(320×240) 크기에서 최대 36개의 얼굴 검출 가능하며 Verilog-HDL을 사용하여 하드웨어로 설계하였다. 또한 FPGA 검증을 위해 Xilinx사의 Virtex5 XC5VLX330 FPGA 보드와 HD급 CMOS 이미지 센서(CIS)를 사용하여 하드웨어 구현을 검증하였다. ABSTRACT This paper propose
more » ... his paper propose the hardware IP of real-time face detection system for mobile devices and digital cameras required for high speed, smaller size and lower power. The proposed face detection system is robust against illumination changes, face size, and various face angles as the main cause of the face detection performance. Input image is transformed to LBP(Local Binary Pattern) image to obtain face characteristics robust against illumination changes, and detected the face using face feature data that was adopted to learn and generate in the various face angles using the Adaboost algorithm. The proposed face detection system can be detected maximum 36 faces at the input image size of QVGA(320×240), and designed by Verilog-HDL. Also, it was verified hardware implementation by using Virtex5 XC5VLX330 FPGA board and HD CMOS image sensor(CIS) for FPGA verification. 키워드 얼굴 검출, 에이다부스트 알고리즘, 로컬 바이너리 패턴, 하드웨어 설계
doi:10.6109/jkiice.2011.15.11.2365 fatcat:jhev6li2dbc3lduju7i7aw752a