8.4 LSI設計時の耐タンパ性検証手法(第8章:セキュリティ,<特集>ディペンダブルVLSIシステム)
8.4 Verification Method for Tamper Resistance in VLSI Design(8. Security,Dependable VLSI System)

Masaya YOSHIKAWA, Daisuke SUZUKI, Yohei HORI, Takeshi FUJINO
2013 The Journal of Reliability Association of Japan  
doi:10.11348/reajshinrai.35.8_494 fatcat:2ok567r2qjgrngmael47ancafm