A Fractional-N PLL with Phase Difference-to-Voltage Converter
위상차 전압 변환기를 이용한 Fractional-N 위상고정루프

Sang-Ki Lee, Young-Shig Choi
2012 The Journal of the Korean Institute of Information and Communication Engineering  
이 논문은 지식경제부 출연금으로 ETRI SW-SoC융합 R&BD센터에서 수행한 시스템반도체 설계인력양성사업의 연구결과임. 또한 본 논문은 지식경제부 출연금으로 수행한 ETRI SW-SoC융합 R&BD센터와의 공동연구 결과임. 요 약 본 논문에서는 기존의 fractional-N 위상고정루프의 가장 큰 문제점인 fractional 스퍼를 억제하기 위해 위상차-전 압 변환기(Phase Difference-to-Voltage Converter : PDVC)를 도입하였다. PDVC는 위상주파수 검출기 출력 신호의 위 상차에 따라 전하펌프의 전류량을 조절한다. 제안한 구조는 위상 주파수 검출기(phase frequency detector) 신호들의 위상차가 커지면 전하펌프(charge pump) 전류를 감소시켜 fractional 스퍼를 줄일 수 있는 구조이다. 회로는 1.8V 0.18㎛ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하고 회로의 동작을 검증하였다.
more » ... 고 회로의 동작을 검증하였다. ABSTRACT In this paper, a Phase Difference-to-Voltage Converter (PDVC) has been introduced into a conventional fractional-N PLL to suppress fractional spurs. The PDVC controls charge pump current depending on the phase difference of two input signals to phase frequency detector. The charge pump current decreases as the phase difference of two input signals increase. It results in the reduction of fractional spurs in the proposed fractional-N PLL. The proposed fractional-N PLL with PDVC has been designed based on a 1.8V 0.18㎛ CMOS process and proved by HSPICE simulation. 키워드 위상 고정 루프, 위상차 전압 변환기, 분수 체배 위상 고정 루프 Key word Phase-Locked Loop (PLL), Phase Difference-to-Voltage Converter (PDVC), fractional-N PLL Open Access http://dx.
doi:10.6109/jkiice.2012.16.12.2716 fatcat:c3fwnmd6uvgetix2eymwj3jyvy