Bu çalışmada FPGA temelli IEEE 754 kayan noktalı sayı standardına uygun sözde rasgele sayı üreteci tasarımı gerçekleştirilmiştir. Gerçekleştirilen tasarım doğrusal geri beslemeli kayan yazmaç (LFSR) yöntemini kullanarak 32-bit uzunluğunda ve [0, 1] arasında ondalık sayılar üretmektedir. 32-bitlik bu sayılara bakıldığında en değerli 4-bitin (28-31) tamamında aynı değeri alması nedeniyle işlemler 28-bit üzerinden gerçekleştirilmiştir. Bu çalışmada bahsi geçen tasarımın en önemli özelliği üretilen

more »

... rasgele sayının doğrudan kayan noktalı bir değer olmasıdır. Bu nedenle üretilen rasgele sayının [0, 1] aralığında olmaması durumunda sayı üretme işlemi tekrar baştan başlatıldığından dolayı her sayının işlem zamanı farklı olabilmektedir. VHDL tasarım dili ile oluşturulan sayısal devre Vivado arabiriminde simülasyon ile test edildikten sonra Xilinx Nexys 4 DDR FPGA aygıtı ile gerçeklenmiştir. Sonuçlar üretilen rasgele sayıların dağılımı ve üretilme süreleri bakımından analiz edilmiştir. Abstract In this study, pseudo random number generator design which is based on FPGA based IEEE 754 floating point number standard has been realized. The realized design generates floating-point numbers of 32-bit length and between 0 to 1 using the linear feedback floating register (LFSR) method. Looking at these 32-bit numbers, operations are performed on 28-bits since the most valuable 4-bits (28-31) all have the same value. The most important feature of the design mentioned in this study is that the generated random number is a direct floating point value. Therefore, if the generated random number is not in the range of 0 to 1, the computation time of each number may be different since the number generation process is restarted from the beginning. The digital circuit created by VHDL design language was tested by simulation on Vivado interface and implemented with Xilinx Nexys 4 DDR FPGA device. The results were analyzed in terms of distribution and generation times of random numbers generated.